#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-067769

(43)Date of publication of application: 19.03.1993

(51)Int.Cl.

H01L 27/15

(21)Application number: 03-252758

(71)Applicant: SONY CORP

(22)Date of filing:

**05:09.1991** (72)Inven

(72)Inventor: OKUHORA AKIHIKO

TAKANO TOMOAKI TANAKA KIYOTSUGU


**ISHIKAWA HIDETO** 

#### (54) THREE-DIMENSIONAL PHOTOELECTRONIC INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To provide three-dimensional optical transmission without adding a special manufacturing step for a plurality of substrates that are piled up one after another on each main face thereof.

CONSTITUTION: Photodetectors Pd1 and Pd2, and light emitting devices Em1 and Em2 are formed on surfaces 3a and 4a of a plurality of substrates SX and SX+1, which are piled up one after another on each main face thereof. The light from the light emitting devices Em1 and Em2 is not absorbed and entirely transmitted through the substrates SX and SX+1 since the wavelength of the light is longer than that of an absorption edge of the substrates SX and SX+1. Then, the light is received by the photodetectors Pd2 and Pd1 on the other substrate so that optical coupling is carried out between the substrates.



#### **LEGAL STATUS**

[Date of request for examination]

07.09.1998

[Date of sending the examiner's decision of rejection]

23.10.2001

[Kind of final disposal of application other than the examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## **BEST AVAILABLE COPY**

## (19)日本国特許庁 (JP) (12)公開特許公報 (A)

(11)特許出願公開番号

## 特開平5-67769

(43)公開日 平成5年(1993)3月19日

(51) Int. Ci. s

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 27/15

8934-4M

審査請求 未請求 請求項の数4 (全11頁)

(21)出願番号

特願平3-252758

(22)出願日

平成3年(1991)9月5日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 奥洞 明彦

東京都品川区北品川6丁目7番35号 ソ

二一株式会社内

(72)発明者 高野 知明

東京都品川区北品川6丁目7番35号 ソ

二一株式会社内

(72)発明者 田中 清嗣

東京都品川区北品川6丁目7番35号 ソ

二一株式会社内

(74)代理人 弁理士 小池 晃 (外2名)


最終頁に続く:

#### (54) 【発明の名称】 3 次元光電子集積回路装置

#### (57)【要約】

【目的】 基板主面に垂直な方向に積層された複数の基 板自体の特別な加工を要せずに、3次元的な光伝送を行 う。

【構成】 複数の基板 S. S., が基板主面に垂直な方 向に積層され、各基板 S., S.,, のそれぞれ表面 3 a. 4 aには、受光素子Pdi Pdi や、発光素子Emi E m, が形成される。発光素子Em, Em, の発光波長 は、基板S., S.,, の吸収端よりも長波長とされるた め、発光素子Em, Em, からの光は当該基板S, S ... に吸収されることなく透過して、他の基板の受光素 子Pd、Pd、に受光され、基板間の光結合がなされ る。



#### 【特許請求の範囲】

【請求項1】 光電子集積回路がそれぞれ形成された複数の半導体基板を該半導体基板の主面に垂直な方向に積層すると共に、前記半導体基板を透過する波長の光信号によって前記半導体基板同士の間の信号が伝達されることを特徴とする3次元光電子集積回路装置。

【請求項2】 半導体基板がGaAs基板とされ、光電子集積回路の発光素子の発光波長がGaAsの吸収端よりも長波長とされ、該光電子集積回路の受光素子が前記発光波長の光に感度を有することを特徴とする請求項1記載の3次元光電子集積回路装置。

【請求項3】 請求項2記載の3次元光電子集積回路装置において、受光素子はInGaAs系の層を光吸収層とすることを特徴とする3次元光電子集積回路装置。

【請求項4】 半導体基板の少なくとも一部がシリコン基板とされ、光電子集積回路の発光素子及び受光素子は前記シリコン基板に積層された化合物半導体基板に形成されてなり、前記発光素子の発光波長がシリコンの吸収端よりも長波長とされ、前記受光素子が前記発光波長の光に感度を有することを特徴とする請求項1記載の3次 20元光電子集積回路装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は基板の主面に垂直な方向に基板を積層した3次元光電子集積回路装置に関する。 【0002】

【従来の技術】シリコンの如き半導体やGaAsの如き 化合物半導体をを用いたLSIやICの高集積化や高速 化が進められており、これらの電子デバイスを用いるワ ークステーションやパーソナルコンピューター等のシス 30 テムでは、将来ますます小型化や高性能化がなされるこ とが予想されている。

【0003】現状の半導体集積回路を用いたLSIでは、その基板上に形成される微細な素子間の接続は、金属等の物質をパターン化した電気的な配線である。しかし、このような電気的配線を用いている限り、信号の超高速化には問題があり、チップの高密度実装に伴い、信号の伝送歪みや伝送ロス、或いは相互干渉などが顕在化する。

【0004】ところで、光で信号伝達を行う光電子集積 40 回路では、このような超高速化や高密度化に伴う問題が発生しない。すなわち、配線の浮遊容量やインダクタンスの低減等を図ることができる光電子集積回路では、デバイスの超高速化を容易に進めることができる。また、時間的な多重伝送を行う際には、光電子集積回路を用いることで、低消費電力化も可能である。

[0005]

【発明が解決しようとする課題】超高速化と共に高密度な実装を実現するためには、基板の主面と垂直な方向に基板を集積させる3次元化が有力な手段である。

【0006】ところが、3次元的に配列された基板同士で信号の光伝送を行う場合では、基板の両面に受光素子と発光素子をそれぞれ配したり、基板に光伝送路を形成するために透孔を形成する必要がある。基板両面に素子を形成したり、透孔を形成するために、プロセス上の工程数が増加し、そのコストも増大する。

【0007】また、基板を透過して光伝送を行う例も知られている。例えば「IEEE JOURNAL OF SOLID-STATE CIRCUITS, VO L.25, No.1, FEBRUARY 1990」では、3次元化したメモリの間の信号伝送を光結合により行う。ところが、この技術では、シリコン基板を光信号が透過する際の光損失を小さくするために、シリコン層の厚みは0.5μm程度に薄くされ、そのためのポリシング等の加工が不可欠となる。

【0008】そこで、本発明は上述の技術的な課題に鑑み、基板に対する特別な加工を必要としないで、3次元的な光信号の伝送を行うような3次元光電子集積回路装置の提供を目的とする。

0 [0009]

【課題を解決するための手段】上述の目的を達成するため、本発明の3次元光電子集積回路装置は、光電子集積回路がそれぞれ形成された複数の半導体基板を該半導体基板の主面に垂直な方向に積層すると共に、前記半導体基板を透過する波長の光信号によって前記半導体基板同士の間の信号が伝達されることを特徴とする。

【0010】本発明では、前記半導体基板を例えば単結晶のシリコン基板や化合物半導体基板とすることができる。また、半導体基板は、シリコン基板の一部に化合物半導体基板を接続したハイブリッド構造のものでも良く、この場合には、化合物半導体基板に受光素子及び発光素子を形成できる。

【0011】前記半導体基板を透過する光信号は、1つの半導体基板の光電子集積回路の発光素子で生成され、他の半導体基板の光電子集積回路の受光素子で受光される。この発光素子の発光波長は、基板材料の吸収端よりも長波長であることが有効であり、その受光素子が該発光波長の光に感度を有することが必要となる。

【0012】図1は、各種半導体基板材料の吸収係数の 波長依存性を示す図であって、図中、横軸が光の波長、 縦軸が吸収係数である。例えば化合物半導体である G a A s を基板材料とした場合では、0.85μmを少し超えたところに吸収端が有り、この G a A s の吸収端以上の波長の光で信号の伝達を行うことで、 G a A s 基板での吸収は殆ど起こらずに、基板を透過した光伝送が可能となる。また、例えばシリコン基板では、1.1μm強のところに吸収端が有り、その吸収端以上の波長の光で光伝送を行うことで、シリコン基板に吸収されない伝送がなされる。

50 【0013】化合物半導体基板を用いて光電子集積回路

を構成する場合、その基板に適合した発光素子や受光素子を選ぶことが重要となる。基板を有効に透過する波長の光を発生させる発光素子として、例えばGaAs基板若しくはInP基板を用いる場合、InGaAs歪量子井戸レーザーやInGaAsP長波長レーザー等を採用することができる。また、その基板を透過した波長の光を受光する受光素子として、例えばInGaAs系の層を光吸収層とした素子を利用することができる。

#### [0014]

【作用】半導体基板を透過する波長の光信号で基板同士間の信号伝達を行うことで、基板を特別に加工する必要がなくなり、また、受光素子や発光素子の位置の任意性も拡大する。また、同時に複数の基板に対しても、透過する光信号によって伝送可能となり、3次元光電子集積回路装置の高速化に寄与することになる。

#### [0015]

【実施例】本発明の好適な実施例を図面を参照しながら 説明する。

【0016】 [第1の実施例] 本実施例は本発明の3次元光電子集積回路装置の基本的な実施例であり、図2に 20示す如き3次元構造を有する。

【0017】図2に示すように、本実施例の3次元光電子集積回路装置は、n枚の基板S、~Snを積層させて構成されている。各基板間は、真空空間が介在して封止され、或いは光信号を透過する材料が介在する構造とされる。基板S、~Snは、GaAs基板やInP基板等の化合物半導体基板であり、各基板S、~Snは単一の材料基板であっても良く、異なる材料の化合物半導体基板を交互或いは順次に配列させたものでも良い。

【0018】各基板S、、~Snの一部の領域1には、光結合用の発光素子Emと受光素子Pdが基板上に配列されて設けられている。各基板S、、~Snの他の領域2は、これら発光素子Emと受光素子Pdの駆動回路や、他の信号処理回路や記憶などのための領域とされている。この光結合用の領域1は、基板の集積方向で重なるような位置にそれぞれ形成されており、従って、光結合のための光信号はそれぞれ基板に垂直な方向を光伝送路とする。

【0019】図3は光伝送を行う一対の基板S、S、、の要部断面図であり、双方向の光伝送がなされる様子を 40 示す。ここで一対の基板S、S、、は前記各基板S、 ~ S nのうちの任意の2つを取り出したものである。発光素子Em、Em、は基板S、S、、を透過し得る波長の光を発生させ、その光を基板S、S、、の主面に垂直な方向に射出する。発光素子Em、Em、は面出射型レーザーであるが、両基板S、S、、の間で透過すべき基板は基板S、であるため、基板S、の発光素子Em、は表面3aから裏面3bに向けて光を射出し、基板S、、の発光素子Em、は表面3aから裏面3bに向けて光を射出し、基板S、、の発光素子Em、は表面4bから基板S、に向けて光を射出する。

【0020】基板S、の発光素子Em」からの光は基板S、を透過して、その透過後に基板S、、の表面4aに形成された受光素子Pd、に受光される。また、基板S、、の発光素子Em、からの光は、射出後に基板Sxの裏面3bに到達し、その裏面3bから表面3aにまで基板Sx中を透過して受光素子Pd」に受光される。

【0021】このような双方向の光結合によって、主面に垂直な方向に積層された関係の基板同士の、信号の歪み、相互干渉、伝送ロス等が極力軽減された状態の信号伝送が行われ、高集積化と共に高速動作が実現される。 【0022】なお、上記発光素子Emは、基板に垂直な共振器を有する構造でも良く、基板に対して45°のミラーを有する構造でも良く、或いはホログラムレンズを用いるものでも良い。また、その発光素子Emの射出方向も基板を透過する方向であれば良く、特に基板の主面に垂直な方向に限定されず、主面から斜めな方向に発光素子Emの光線が射出されるような構造であっても良い。

【0023】また、発光素子Emと受光素子Pdのための領域1は、特に基板S、~Snにおいて、それぞれ一箇所である必要はなく、各基板中の複数箇所に形成するようにすることも可能である。

【0024】 [第2の実施例] 本実施例は、GaAs基板を用いた例であり、第1の実施例のより具体的な例である。

【0025】図4にその要部構造を示す。化合物半導体基板である一対のGaAs基板11,12が基板の主面に垂直な方向に積層されており、各GaAs基板11,12の表面13a,14aには、それぞれ発光素子である面発光レーザー15、受光素子であるMSM型フォトディテクター16及び能動電子素子であるMES-FET17が形成されている。

【0026】面発光レーザー15は、基板内と基板上に一対の4分の1波長周期の半導体多層反射膜21,22を有し、In、Gair、As 歪み量子井戸活性層23で発光させる構造を有するDBR面発光型レーザーである。In、Gair、As 歪み量子井戸活性層23には、p型クラッド層24、n型クラッド層25がそれぞれ隣接し、p型クラッド層24とn型クラッド層25にIn、Gair、As 歪み量子井戸活性層23が挟まれる。

【0027】この面発光レーザー15は、活性層をInnの Gan As/GaAs 歪み量子井戸とした場合に、980nmの発振波長を有することになる。レーザー光の出力方向を定めるのは、2つの半導体多層反射膜21,22の反射率の大小であり、反射率の小さい側の半導体多層反射膜の方にレーザー光は射出する。従って、GaAs基板11の面発光レーザー15は半導体多層反射膜21側の反射率が高く、GaAs12の面発光レーザー15は半導体多層反射膜22側の反射率が高

40

£

層反射膜21の周囲には、ポリイミド等の誘電体膜26 が形成される。また、各面発光レーザー15には、電極 27,28が接続される。

【0028】MSM型フォトディテクター16は、GaAs基板を透過した光を吸収して電気信号に変化するための受光素子であり、それぞれ対向するGaAs基板の面発光レーザー15の位置に対応した各GaAs基板11,12の表面13a,14aの位置に形成されている。このMSM型フォトディテクター16は、一対の金属電極31,32の間に、光吸収層となる半導体層を介10在させ、その光吸収素子での光電変換から光を検出する。

【0029】MSM型フォトディテクター16の構造について説明すると、各基板の表面13a,14aに、櫛歯状或いはミアンダ状に配されて対向する一対の電極31,32が被着して形成されており、その下部に半導体層としてキャップ層33、光吸収層34、バッファ層35が形成される。

【0030】図5はMSM型フォトディテクター16の

拡大断面図である。このMSM型フォトディテクター1 6では、金属電極31,32が被着するキャップ層33 がAIIn, As層から構成され、その下層の電子と正 孔の対を発生させる光吸収層34がIngGaAs層 (0≤X≤1) からなる。このIn, GaAs層で光吸 収層34を構成することで、GaAs基板を透過する波 長(0.9μm以上)の光に受光感度を有することにな り、そのxの値により、受光感度を有する波長を調整で きる。この光吸収層34の下層にはAlIn、As層 (0≤a≤X) からなるバッファ層35が配される。こ のパッファ層35は光吸収層34に対してGaAs基板 11,12の格子定数を緩和するための層であり、混晶 比が徐々に変化するグレーティング層とされる。バッフ ァ層35のGaAs基板11,12の接触面付近は、a = 0 とされてAIIn、As層はAIAs層に等しい。 パッファ層35の光吸収層34の接触面付近は、a=X

【0031】図6はこのMSM型フォトディテクター16のエネルギーバンド図である。キャップ層33は光吸収層34よりもワイドギャップであり、この光吸収層34はパッファ層35及びGaAs基板11,12よりもナローギャップである。従って、光吸収層34では他の層及び基板に比べて長波長の光でも吸収可能となり、特にGaAs基板11,12を透過した光でさえ、吸収され得ることになる。バッファ層35は基板11,12側に向かう程ワイドギャップであり、感度効率の面からも好適である。

とされたAIIn、As層とされ、その格子定数は光吸

収層34のものとほぼ等価である。

【0032】このようなエネルギーバント構造からGa As基板11,12を透過した光に対しても、表面から の光と同様に光吸収層34で光電変換による電荷を得る 50 ことが可能となる。

【0033】図7は図5のMSM型フォトディテクター16の変形例を示す断面図であり、光吸収層を超格子構造とする例である。すなわち、図4のGaAs基板11には、図5のMSM型フォトディテクターを形成できる。

【0034】図7に示すように、GaAs基板71上には、GaAs/InGaAs層からなる歪み超格子層72が形成され、その歪み超格子層72上にGaAs層からなるキャップ層73が形成される。そのキャップ層73の表面には、電極74,74が被着される。

【0035】図7の電極74、74は歪み超格子層72に電界を生じさせるためのものであり、オーミック電極とショットキー電極のいずれでも良い。また、電極74、74は一対の対角型電極であっても良く、くし型層73は、アンドープのGaAs層からなるが、暗電石を抑えるために、バンドギャップの大きなAI、GaAs層を用いても良く、キャップ層73自体を省略してでが基を出て、歪み超格子層72は、パンドギャップが基板よりも狭いIn、GaAs層を有し、このIn、GaAs歪み層で基板を透過する0、9~1、0μm程度の波長の光の光吸収がなされる。勿論、In、GaAs歪み層での光吸収がなされる。勿論、In、GaAs歪み層での光吸収がなされる。勿論、In、GaAs更からの光に対してもなされる。

【0036】図8は図7のMSM型フォトディテクターの変形例である。図7の構造のままでは、電極74,74の直下の電気抵抗が大きいため、図8のMSM型フォトディテクターは低抵抗化領域75,75を付加した構造とされる。この低抵抗化領域75,75は、例えばn型或いはp型の不純物をイオン注入し、熱処理して形成される。各低抵抗化領域75,75はそれぞれn型、p型を問わず、歪み超格子層72を貫通するように形成される。

【0037】次に、図4のMES-FET17について説明する。MES-FET17は、各GaAs基板11,12の各表面13a,14aに形成されており、ソース電極42sとドレイン電極42dのそれぞれ下おり、部極42sとドレイン電極42dのそれぞれでは、それぞれオーミック接触させるための金属層からなるオーミックメタル層41s,41dの間して形成されている。チャネル層41s,41dの間には、低濃度の不純物拡散領域からなるチャネル層44が形成されている。チャネル領域44の表面には、で変が一ト長を以て形成されている。なお、ショットキーゲート電極43の側壁やコンタクトホール外のソース電極42sやドレイン電極42dの下部には、後述するような無反射コート絶縁膜18が被覆する。

[0038] GaAs基板11の1つのMES-FET 17aは、特に、そのGaAs基板11の表面に形成さ

れた低濃度の不純物拡散領域からなる抵抗層 4.6 に接続 する。このMES-FET17aには、オーミックメタ ル層41g、41dの下部にn'型のコンタクト層45 が形成されており、ドレイン側のコンタクト層45が抵 抗層46の端部に接続する。抵抗層46の一方の端部は コンタクト層45を介して電極47に接続され、抵抗層 46の他方の端部はコンタクト層45を介してドレイン 電極42dと接続される。

【0039】図9と図10に駆動回路の一例を示す。図 9は受光素子であるMSM型フォトディテクターの駆動 10 回路の一例を示す。MES-FET81のソースが接地 され、MES-FET81のドレインが抵抗83を介し て出力ノード84に接続する。MES-FET81のゲ ートとその出力ノード84の間には、MSM型フォトデ ィテクター82が接続され、さらにMES-FET81 のゲートは抵抗85を介して接地されている。この回路 では、MES-FET81のドレインが抵抗83に接続 するため、図4のMES-FET17aの構造がレイア ウト上有効である。

【0040】図10は発光素子である面発光レーザーの 20 駆動回路の一例を示す。図中、電源電圧V。。に一端が接 続される面発光レーザー88の他端は、一対のMES-FET86、87の共通したドレインに接続される。こ れら一対のMES-FET86、87のソースは共通に 接地され、一方のMES-FET86のゲートに信号電 圧Vsig が供給され、他方のMES-FET86のゲー トに参照電圧Vocが供給される。この駆動回路により、 信号電圧Vsig が論理振幅の高レベルの時に、面発光レ ーザー88の両端に電位差が加わり、基板を透過する波 長の光が発生することになる。

【0041】再び図4の3次元光電子集積回路装置の構 造について説明すると、GaAs基板11、12の表面 13a, 14a及び裏面13b, 14bには、無反射コ 一ト絶縁膜18が形成されている。この無反射コート絶 縁膜18は、GaAs基板11,12の露出した表面1 3 a, 14 aの保護膜として機能すると共に、無反射で あるために光を十分に透過させることができ、基板同士 の光結合に好適とされる。また、MSM型フォトディテ クター16や面発光レーザー15は例えば隣接するよう に形成されるが、それらの素子間分離のために、塗布型 40 絶縁膜19が溝に埋め込まれて存在する。

【0042】概ね上述の構造を有する本実施例の3次元 光電子集積回路装置では、面発光レーザー15で発生し た光は、その波長がGaAsの吸収端よりも長波長であ るために、GaAs基板11を透過してMSM型フォト ディテクター16に受光される。従って、基板同士の間 の信号伝送が、信号の歪み、伝送ロス、相互干渉或いは 伝送遅延等の無い理想的なものとなる。また、光結合で あるために、高速な動作が可能となり、例えばマイクロ プロセッサとキャシュメモリの間の結合の如き高速性が 50 要求される部分に本実施例の3次元光電子集積回路装置 を適用することで、システム全体の大幅な高速化が実現 される。

【0043】また、本実施例では、伝送路が基板自体で あり、光ファイバーの如き伝送口スは問題とならない。 従って、レーザー出力の節約が可能であり、時間多重化 等により光結合の伝送路を減らして、低消費電力化もで

【0044】さらに、本実施例は、従来の高集積なLS 1を、その3次元化によって機能プロックや小プロック に分割し、そのブロック毎の基板を多数積層した構成と される。従って、3次元化のために基板を積層する前の 段階で、不良の発見された基板を除いて 3 次元化するこ とができ、良品率を高めることができる。

【0045】さらに、本実施例の3次元光電子集積回路 装置では、GaAs基板同士で光結合を行う構造として いるか、GaAs基板の他に一部シリコン基板やInP 基板等を組合せた構造とすることもでき、GaAsIC とECLやCMOS等の論理レベルの異なるIC間の結 合も可能である。

【0046】次に、図11~図13を参照して、本実施 例の3次元光電子集積回路装置の製造方法について簡単 に説明する。

【0047】初めに、GaAs基板上にMES-FET のチャネル層、コンタクト層及び負荷用の抵抗層が形成 される。これらの層の形成は、例えばSi等のn型のド ーパントを選択的にイオン注入し、アニールによる活性で 化処理を経て行うことができる。

【0048】次に、図11に示すように、受光素子であ るMSM型フォトディテクターを形成すべき領域のGa 30 As基板101に凹部102を形成する。この凹部10 2の形成時には、シリコン酸化膜103をマスクとする ことができる。

【0049】続いて、MOCVD法やMBE法等によ り、選択的に凹部102内にバッファ層104や光吸収 層105及びキャップ層106を成長させる。この時、 凹部102の外のシリコン酸化膜103の表面には、バ ッファ層等の化合物半導体層の一部が積層されるが、フ ォトリソグラフィによるレジストパターニングによって これらの化合物半導体層は除去される。

【0050】次に、再びシリコン酸化膜107を形成 し、そのシリコン酸化膜107の発光素子を形成すべき 領域を開口した後、該シリコン酸化膜107をマスクと して凹部108を形成する。

【0051】凹部108の形成後、再びMOCVD法や MBE法等により、選択的に凹部108内に、下部半導 体多層反射膜109、 n型クラッド層110、 In Ga As歪み量子井戸活性層111、p型クラッド層112 及び上部半導体多層反射膜113を順次積層する。これ ら面発光レーザーを構成する各層を形成した後、シリコ

ン酸化膜107上の多結晶化合物半導体層を除去し、ま た、図12に示すように、InGaAs 歪み量子井戸活 性層111から上部半導体多層反射膜113までの層に ついては、メサ構造とするようなエッチングを行う。

【0052】続いて、シリコン酸化膜107,103を 除去し、素子間分離を行うために、受光素子や発光素子 の周囲に溝114を形成する。そして、溝114の内部 に、塗布型絶縁膜115を埋め込む。この塗布型絶縁膜 115を硬化させて、素子間分離を完成する。

【0053】絶縁膜115の形成後、AuGe/Ni層 10 の蒸着、リフトオフ、アロイ化処理を経てオーミックメ タル層を形成する。また、同様なリフトオフ法により、 レーザーのp型の電極をTi/Pt/Au層などにより 形成する。これらの電極形成は、受光素子や発光素子の みならず、同一基板上のMES-FETの電極形成や配 線と共に行うことができる。

【0054】〔第3の実施例〕本実施例は各基板がシリ コン基板にInP基板を取りつけたハイブリッド構造と される例であり、シリコン基板にCMOS-LSIが形 成され、InP基板に受光素子や発光素子が形成され、 各基板間の光による信号伝送が行われる例である。な お、本実施例についても、図14に示される基板は、多 数積層されている基板のうちの2枚を取り出して説明し ているものであり、積層する基板の数については限定さ れるものではない。

【0055】図14に示すように、本実施例は、その電 子回路部211がシリコン基板201,202に形成さ れ、発光素子であるレーザーダイオード212及び受光 素子であるPINフォトディテクター213が化合物半 導体基板である絶縁性のInP基板203, 204上に 30 形成されている。 In P基板 203, 204 はそれぞれ ソルダリング層205を介してシリコン基板201.2 02上に積層され一体化されている。すなわち、各基板 は、シリコン基板201,202とInP基板203, 204のハイブリッド構造とされる。この構造から、基 板間の光伝送は、 In P基板 203, 204 のみならず シリコン基板201、202も透過して行われる。In Ρの吸収端は 0. 9μm強の波長であるが、シリコンの 場合には1. 1μm強の波長となる。従って、両方の基 板を透過する波長の光として、少なくともシリコンの吸 40 収端以上の波長の光が必要であり、本実施例では、1. 3μm帯の波長の光がレーザーダイオードにより射出さ れる。なお、InP基板203、204の上部には、n ′型のInPバッファ層206が形成される。

【0056】レーザーダイオード212は、シリコン及 びInPの両方の基板を透過する波長の光を発生させ る。このレーザーダイオード212は、InGaAsP 活性層221を用いたファブリベロー水平共振器を有す るレーザーであり、InGaAsP括性層221はその

性層221はその上層にp型クラッド層223を有す る。レーザービームを基板主面に垂直な方向に射出する ために、レーザーダイオード212には、45°反射鏡 206, 206 が形成される。このため In GaAs P 活性層221から基板主面に水平に導出されたレーザー ピームは45°反射鏡206、206で基板主面に垂直 に射出されることになる。レーザーダイオード212 は、電極224と電極225がそれぞれp側とn側に接 続する。

【0057】なお、レーザーダイオード212は、屈折 率導波型でも、利得導波型でも、分布帰還型でも、リブ 導波型でも良く、勿論第2の実施例の如きDBR反射鏡 を有する面発光レーザーでも良い。

【0058】PINフォトディテクター213は、シリ コン基板及びΙηΡ基板を透過した1. 3μm帯の波長 のレーザービームに感度を有する受光素子である。本実 施例では、PINフォトディテクター213は、InP 基板上に形成されたメサ型の構造とされ、InGaAs 層を光吸収層231とし、その下層にn型のInP層か らなるバッファ層232が形成され、光吸収層231の 上層には、InGaAsP層からなる窓層233とp' 型の拡散層234が形成される。窓層233の表面に、 電極235が形成され、n型のInP層の下層部分にも 電極236が形成される。なお、本実施例では、光吸収 層231としてInGaAs層を形成したが、シリコン 基板を透過する1. 3μm帯波長域に感度を有する他の 層として、Ge、GaSb、AlGaAsSb、InG aSb等の層でも良く、勿論InGaAsP層を光吸収 層としても良い。

【0059】ここで、PINフォトディテクター213 とレーザーダイオード212は、基板主面に垂直な方向 で対向するように形成される。すなわち、レーザーダイ オード212の45°反射鏡226とPINフォトディ テクター213の光吸収層231は基板主面に垂直な同 一直線上にあり、さらにその光伝送路には、InP基板 とシリコン基板を接続させるためのソルダリング層20 5が存在しないようにされている。従って、レーザーダ イオード212から射出した光は、InP基板及びシリ コン基板を透過して、確実にPINフォトディテクター 213に受光される。

【0060】PINフォトディテクター213とレーザ ーダイオード212は、同じInP基板203,204 にそれぞれ形成されるが、両者を素子間分離するため に、所謂トレンチ形状の分離溝207が両者の間の領域 に形成される。

【0061】次に、シリコン基板201, 202上に形 成される電子回路部211について説明する。この電子 回路部211は、CMOS構造とされ、pMOSトラン ジスタ (pチャンネル) 241と、nMOSトランジス 下層にn型クラッド層222を有し、InGaAsP括 50 夕(nチャンネル)242とがシリコン基板201,2

02の表面に形成される。これらpMOSトランジスタ241やnMOSトランジスタ242は、厚いシリコン酸化膜からなるフィールド酸化膜243によって活性領域の周囲が裂われており、素子間が分離されてなる。なお、素子分離のためのフィールド酸化膜243はLOCOSによらず、他の分離方法でも良い。また、フィールド酸化膜243の下部には、チャネルストップ領域244も形成される。

【0062】電子回路部211は、PINフォトディテクター213や、レーザーダイオード212の駆動回路 10として機能し、さらにメモリや演算処理回路、その他の機能を有する回路とすることができる。

【0063】ここで、各MOSトランジスタについて簡単に説明すると、まず、pMOSトランジスタ241は、周囲をフィールド酸化膜243に囲まれたn型のウェル領域245の表面に形成されてなる一対のp型不純物領域246,246の間域は、チャネル領域とされ、その上部にはゲート酸化度を介してポリシリコン層からなるゲート電極247が形成される。このゲート電極247は層間絶縁膜248及びリフロー膜249に被覆され、p型不純物領域246,246を露出させたコンタクト領域にリフロー膜249の上層の第1層目のアルミニューム配線層250が接続する。

【0064】次に、nMOSトランジスタ242は、p型のウェル領域251に形成された一対のn型不純物領域252、252をソース領域、ドレイン領域とし、同じくポリシリコン層よりなるゲート電極247が、該ソース領域とドレイン領域の間のチャネル領域上に形成される。このゲート電極247もpMOSトランジスタ241と同様に、層間絶縁膜248及びリフロー膜249に被覆され、第1層目のアルミニューム配線層250がコンタクトホールを介してn型不純物領域252、252に接続される。

【0065】以上の如きpMOSトランジスタ241とnMOSトランジスタ242が形成された電子回路部211は、さらに層間絶縁膜253が形成され、素子間の配線のための第2層目のアルミニューム層254も形成される。

【0066】本実施例の3次元光電子集積回路装置は、InP基板203,204とシリコン基板201,202のハイブリット構造であるため、両基板の電気的な接続は、ワイヤボンディングが利用される。図15はInP基板203の素子とシリコン基板201のバッド261をワイヤ262によって結線した状態を示す図である。すなわち、シリコン基板201上の電子回路部211から増幅用や駆動用の信号を入出力端子するための端子としてパッド261が該シリコン基板201上に形成され、このパッド261の一端がボンディングされたワ50

イヤ262の他端は、PINフォトディテクター213 の電極や、レーザーダイオード212の電極とポンディ ングされる。

【0067】なお、本実施例では、InP基板203, 204とシリコン基板201,202の電気的な接続の ために、ワイヤボンディングを用いているが、フリップ チップ実装法等を用いることもできる。

【0068】本実施例の3次元光電子集積回路装置では、1nP基板203,204上に形成されるPINフォトディテクター213やレーザーダイオード212は、シリコン基板201,202を透過する1.3μm帯の波長域の光の信号伝送に用いられる。従って、InP基板203,204とシリコン基板201,202のハイブリット構造であっても、光結合の特徴を利用した高速且つ低損失な伝送を実現することができ、3次元化による高集積化や、論理レベルを超越した伝送も可能である。

【0069】また、本実施例では、種々の半導体 L C で主流のシリコン基板をそのまま用いることができるため、その応用範囲は極めて広いものとなる。

[0070]

30

【発明の効果】本発明の3次元化光電子集積回路装置は、複数の半導体基板を積層し、その半導体基板を透過する波長の光信号によって半導体基板同士の間の信号を伝達するために、半導体基板同士の間の信号伝送が、信号の歪み、伝送ロス、相互干渉或いは伝送遅延などの無い理想的なものとなる。特に、本発明では、伝送路の一部が基板自体とされるため、光ファイバーのように伝送ロスが問題となることはなく、その結果レーザー出力の節約が可能であり、時間多重化等により光結合の伝送路を減らして低消費電力化もできる。

【0071】また、本発明は、半導体基板間の基板を透過した光結合がなされるため、高速な動作が可能となり、特に高速性が要求される回路部分に適用することで、システム全体の大幅な高速化が実現される。

【0072】さらに、本発明は、従来のLSIを分割してなる機能プロックや小プロック毎の基板を多数積層した構成にできる。従って、3次元化のために基板を多数積層する前の段階で、不良の発見された基板を除いて3 40 次元化を図ることができ、歩留りの大幅な向上が期待で

【0073】さらに、本発明の3次元光電子集積回路装置では、多種類の半導体基板を同じ装置内に収めることができ、GaAsIC、ECL或いはCMOS等の各論理レベルを超越した柔軟性の高いIC間の結合も容易になし得る。

【図面の簡単な説明】

【図1】各種半導体結晶の吸収係数の波長依存性を示す 特性図である。

【図2】本発明の第1の実施例の3次元光電子集積回路

装置の模式的な分解斜視図である。

【図3】前記第1の実施例の3次元光電子集積回路装置の要部縦断面図である。

【図4】本発明の第2の実施例の3次元光電子集積回路 装置の要部断面図である。

【図5】本発明の第2の実施例における受光素子の一例を示す要部断面図である。

【図 6 】前記第 2 の実施例における受光素子の基板主面 に垂直な方向の断面に沿ったエネルギーバンド図である。

【図7】本発明の第2の実施例における受光素子の歪み 超格子層を用いた他の一例を示す要部断面図である。

【図8】本発明の第2の実施例における受光素子のさら に他の一例を示す要部断面図である。

【図9】本発明の第2の実施例における受光素子の駆動回路の一例を示す回路図である。

【図10】本発明の第2の実施例における発光素子の駆動回路の一例を示す回路図である。

【図11】本発明の第2の実施例の3次元光電子集積回路装置の一例を製造する方法における凹部形成工程までの断面図である。

【図12】本発明の第2の実施例の3次元光電子集積回路装置の一例を製造する方法における半導体多層反射膜等の形成工程までの断面図である。

【図13】本発明の第2の実施例の3次元光電子集積回路装置の一例を製造する方法における塗布型絶縁膜の形成工程までの断面図である。

【図14】本発明の第3の実施例の3次元光電子集積回路装置の要部断面図である。

【図15】本発明の第3の実施例における1nP基板とシリコン基板の接続の様子を示す斜視図である。

【符号の説明】

Sı. ~ Sn ··· 半導体基板

Em…発光素子

Pd…受光素子

11, 12…GaAs基板

10 15…面発光レーザー

16…MSM型フォトディテクター

17 ··· MES-FET

21, 22…半導体多層反射膜

23…In, Gaii As 歪み量子井戸活性層

33…キャップ層

3 4 … 光吸収層

35…バッファ層

201,202…シリコン基板

203, 204…InP基板

211…電子回路部

212…レーザーダイオード

213…PINフォトディテクター


226…45°反射鏡

2 3 1 … 光吸収層

2 4 1 ··· p M O S トランジスタ


2 4 2 … n M O S トランジスタ


【図1】




各種羊丼体結晶の四尺係数と吸収端


【図2】








L



| (図 1 4 ) | 212 | 中学/オード | 211 | | 211 | | 212 | | 212 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 | | 213 |





フロントページの続き

#### (72)発明者 石川 秀人

東京都品川区北品川6丁目7番35号 ソ ニー株式会社内

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
<u> </u>

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.